MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent number:

JP4123439

Publication date:

1992-04-23

Inventor:

USHIKU YUKIHIRO

Applicant:

TOSHIBA CORP

Classification:

- international:

H01L21/336; H01L29/784

- european:

Application number:


JP19900242508 19900914


Priority number(s):

Abstract of JP4123439

PURPOSE:To generate no matching deviation between the source/drain regions and a gate electrode so as to form a minute element by a method wherein a dummy gate of the same shape is formed in a gate electrode formation scheduled region, an impurity is introduced with the dummy gate as a mask for forming the source/drain regions, the dummy gate is removed by etching to form a groove, and a gate electrode material is buried into the groove.

CONSTITUTION: An oxide film 2 is formed on the surface on an n-type silicon substrate 1, and a resist pattern of a gate electrode, that is, a dummy gate 3 is formed. Boron ions are implanted to form the source/drain regions 4. Next, a wafer is dipped in an aqueous solution of hydrosilicofluoric acid saturated with silica and I is added, and an SiO2 film 5 is formed. The dummy gate 3 is removed, boron irons are implanted as a channel impurity to obtain a sharp channel profile. A gate oxide film 6 is formed, polysilicon 7 is deposited on the part of the removed dummy gate 3 and after phosphorus is diffused, reactive ion etching is performed so as to bury polysilicon 7 only in the part of the removed dummy gate.





Data supplied from the esp@cenet database - Patent Abstracts of Japan

⑩日本国特許庁(JP)

⑩特許出願公開

® 公開特許公報(A) 平4-123439

Sint. Cl. 5

缺別記号 庁内整理番号

母公開 平成4年(1992)4月23日

H 01 L 21/336 29/784

8422-4M H 01 L 29/78 3 0 1 P 審査請求 未請求 請求項の数 4 (全11頁)

公発明の名称 半導体装置の製造方法

②特 頭 平2-242508 ②出 頭 平2(1990)9月14日

⑫発明者 牛久

競 〒2(1550/9万14日幸 広 神奈川県川崎市宰区小向東芝町1番地 株式会社東芝総合

研究所内

勿出 願 人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

砂代 理 人 弁理士 則近 憲佑

男 組 4

1. 保明の名称

ได้เกี่ยวที่ใช้สมกับได้ในเป็นเลื่องกับได้

半導体委員の製造方法

2 特許請求の範囲

(I) 学事体基板上のゲート電電形成子定域にこのゲート電極と同一形状のダミーゲートを形成する工程と、このダミーゲートをマスクに不純物を導入しソース/ドレイン領域を形成する工程と、このソース/ドレイン領域上に放配ダミーゲート以下の厚さに連載級を形成する工程と、前記ダミーゲートをエッナンダ数去し席を形成する工程と、このエッナンダ数去された課にゲート電板材料を提め込む工程とを具備したことを特徴とする単導体級量の製造方法。

(2) 新記念録賞を前記ダミーゲート以下の厚さに する工程は、前記記録質を前記ソース/ドレイン 領域上にの予選択的に包長させる工程であること を特象とする請求項(I)記載の半導体装置の製造方 法。

(3) 物記色改進を前記グミーゲート以下の単さに

する工程は、数配半導体高級上に数配過級展を具 方性成長させる工程と、数配ソース/ドレイン領 域上の数配過級展上にレジストを形成する工程と、 数配ゲート電磁形成予定域上の数配過級展を依安 する工程と、数配レジストを除去する工程とから 成ることを特徴とする数求項(1)配収の半導体級域 の製造方法。

(4) 前記ダミーゲートをエッナンダ飲去し得を形成する工程の後に、この様に露出した前記絶数度の質量属を形成する工程と、この質量属の内質にゲート電磁材料を推め込む工程と、前記質量原を飲去する工程と、前記質量原を飲去することにより露出した前記半導体基板に不純物を導入する工程とも具備したことを特徴とする請求項(1) 記載の半導体を使の製造方法。

1 免明の評価な説明

〔発明の目的〕

and the state of the

(食業上の利用分野)

本発明は、単導体装置の製造方法に係り、等に MOSトランジスタのゲート電電形成方法に関す å.

(世来の在領)

京 8 図は、従来代のゲート電優形成の工程所面 図である。

年4年基項101上に厚さ的10cmのゲート政化 以102年 放ける。次に厚さ的400cmのポリシリコン103をCVD 法によって承債する。次にフェトリングラフィ工程によりゲート 可獲のレジストパターン104を形成する(第8回目)。

次に、このレジストペターン104をマスクにリアクティブイオンエッテング(BIB法)によりゲートポリンリコン103を異万的にエッテングする。この様ゲートポリンリコン103とゲート級化減102の厚さの比は約40あるので、ゲートポリンリコン103のエッテングを105オーベに行なうと40倍、20ダオーベに行なうと80倍のエッテング選択比がないとゲート級化調102はエッテングされつくしてしまう。更に、ゲートポリンリコン103と半導体基板101の

化あるいはま子の信頼性の低化等の問題点をひき かとす。しかしたがら現状のエッテング技術では、 ポリシリコンと配化膜のエッテング透析比を40 倍以上に向上させることは難しい。従って、厚さ あ10am以下の輝いゲート配化膜を持つMOSト ランジスタを製造することは極めて困難である。 減9回は従来技術のアルミゲートトランジスタ 形状の工程断面図である。

半導体番板108上に壁化板109を厚さ約200mm 単板しフェトリングラフィ工程によりゲート電板のレジストパターン110を形成し、これをマスクに配化版109をエッチングする(無9回回)。

次に、レジストをはく難し、酸化質109をマスクに不減物を拡散させ、半導体蓄板108中にソース/ドレイン領域111を形成する(減9因(b))。

次に、成化級109をエッテンク数会後、厚さ 約100mのグート版化級112を無酸化法によって形式する。次に、厚さ約400mのファレミニ エッチング選択比は、ただ1 化近いので顕彰にして半端体差板1 0 1 はエッチングされてしまう。 との類、半導体差板1 0 1 に入ったがメージにより、電子がリークするなどの是影響がある(成 8 図(b))。

次化、この状態で使化を行むうと酸化級105 形成時化ゲートポリシリコン103時代便化級105がパースピーク106の機化(い込み、ゲート電でゲート酸化級102の厚さが厚くたるため、改進の変動など素子の特性労化を招乗する(減8回())。

以上に示す様をゲート電板の形成方法においては、ゲートポリンリコン103のリアクティブイオンエッテング時に、半導体基板101がエッテングされる為リータの発生、素子特性の変数、劣

ウェ合金をスペッタ伝により堆積する。次にフォトリングラフィ工程によりゲート電極のレジストペターンを形成し、これをマスタにアルミニウムゲート113をエッテングにより形成する(第9回に)。

以上に示す様をアルミニウムダートトランジスメの形成方法にかいては、ソース/ドレイン領域
111とアルミニウムダート113の形成が異なるフォトリングラフィ工程により行なわれている
スソース/ドレイン領域111とアルミニウムゲート113との間の甘むせずれを見込んで来子を
形成する必要があり、栗子の数組化には適さない。
第10回は、従来技術のポリンリコンゲートトランジスメ形成の工程が面回である。

n 世 年 年 在 被 1 1 4 上 に 厚 さ 的 2 0 n m の 配 化 額 1 1 5 を 所 域 化 法 に よって 形 成 する。 次 に ナ ィ ネ ル 不 利 物 層 1 1 5 を 形 成 する み に 、 ボ ロ ン を 加 選 電 圧 2 0 keV 、 ド ー メ 量 2 × 1 0 12 cm ⁻² の 条 件 で イ オ ン 住 入 する。 こ の 級 の テ ャ ネ ル 不 純 物 層 1 1 4 i の 森 さ は 的 0.1 a m で も る (森 1 0 図 (8))。

Control worth to the the Survey of the way

次に、リンを拡散させたポリンリコンを半導体 番板114上に相談後、フェトリングラフィ工程 によりゲート電板のレジストパチーンを形成し、 これをマスクにエッチングを行ないポリシリコン ゲート116を形成する。次に、レジストパチー ンをはく離後、ポリンリコンゲート116を熱度 化する。この熱像化の類、ティネル不純物層114。 の課さは約0.15×m 近伸びる(類10図的)。

次に、ソース/ドレイン領域 1 1 7 をポロンのイオン 点入と 9 0 0 で . 3 0 分程度の 7 ニールによって形成する。 この 7 ニール処理の 段、チャネル不 純物層 1 1 5 の 扱さは約 0.2 m 工作 びる (第 1 0 図 ())。

一数に n[†]ゲートを用いた場合、ゲートポリシリコンと 半導体 基板の 仕事関数の差から、半導体 基板の表面を薄いり型にする必要があるがこのり型不純物層が決ければ決い程 ゲート 電極によるティネル 個域の 割割がしゃすく たり、いわゆるショートティネル 効果に 有利である。

しかしをがら、以上に示した様なポリシリコン

電極と同一形状のダミーゲートを形成する工程と、 とのダミーゲートをマスタに不純物を導入しソース/ドレイン領域を形成する工程と、このソース /ドレイン領域上に前記ダミーゲート以下の厚さ に連級源を形成する工程と、前記ダミーゲートを エッナンダ飲去し課を形成する工程と、このエッ ナング飲去された様にゲート電磁材料を組め込む 工程とを具備したことを特徴とする半導体装置の 製造方法を提供する。

(作用)

この様に本発明によればグミーゲートをマスク・ にして自己整合的にソース/ドレイン領域を形成 すると共に、ダミーゲートを飲去後更に自己整合 的にゲート電極を形成している為、ソース/ドレ イン領域とゲート電極に合わせずれが生じず最細 化された素子を形成することができる。

また、<u>ゲート電電と開催の色素質の高さをそう</u> えることが可能であるので素子の平単化をはかる ことができる。

(突胎病)

ゲートトランジスタの形成方法においては、ナャ ネル不規制をイオン住入してからの船処理工程が、 数多(入る為、後いチャネル不規制層を形成でき ない。はって、ま子を養細化することも難し(た る。

(発明が無決しようとする健康)

以上の様に、在来のMOSトランジスチの形成 万法においては、薄いゲート酸化質を用いたMOSトランジスタが形成できない金属をゲート材料とした場合、セルファラインでソース/ドレイン質域が形成できない、送いティネル侵域の不能知拡散層が形成できず、従ってQSMU以下のゲート長を押つ散組なMOSトランジスタを製造できないという問題点があった。

本発明は、との様な課題を解決する半導体装置 の製造方法を提供することを目的とする。 【条額の観点】

(課題を解決するための手数)

本発明は上記事情に軽みて為されたもので、半 導体基板上のゲート電板形成予定域にこのゲート

以下、本発明の実施費を図面を参照して説明する。.

第1回は、本発明の第1の疾患例の半導体委屈 の製造方法の工権所面面である。

ロ型シリコン基板1表面に熱酸化により酸化原2を形成する。次にフェトリングラフィ工程により厚さ約1 mm のゲート電極のレジストバターンを形成する。このレジストバターンがダミーゲート3 となる。なか、この豚レジストとしては痰水性のものを用いる(第1図(4))。

次に、ダミーゲート3をマスクにポロンを加速 電圧20 keV、ドーズ量 5×10^{18 cm²} の条件でイ オン住入し、ソース/ドレイン領域4を形成する。 この数、ソース/ドレイン領域4はダミーゲート 3 に対して自己監合的に形成される(本1 辺切)。

次に、シリカを約和させたケイフェ化水素酸水器板にウェーハを皮積し、ALを抵加すると、内型シリコン蓄板1上に3iO。 図5が形成される。 との額、レジストから成るダミーゲート3は彼水性である為、ダミーゲート3上には、SiO。 該5は

形成されない。通常ポリ型レジストは酸水性を示すが、ファスを含むブラメマにさらすことにより、より一層硬水性を示す硬化をあ為、 3 i O. 属 5 を形成する工程に先だって a 型シリコン 基板 1 化プラズマ処理を施してかいてもよい。 また、 この Si O. 属 5 は、ダミーゲート 3 に O. の 属 5 は、ダミーゲート 3 に対して自己を合的に形成される(属 1 図(c))。

次に、レジストから区るダミーゲート 3 を飲金し、ナャネル不純物としてボロンを加速電圧 2 0 keV、ドーズ量 2×10¹³ の条件でイオン注入する。この際、既にソース/ドレイン領域 4 は形成されているので、チャネルイオン注入後の触処理に従来に比べ処時間で済む。従ってチャネル不純物層はシャープなチャネルプロファイルを得ることができる(第 1 図(d))。

次に、ファ化アンモニウム器放を用いてダミー ゲート3を放去することにより露出したSiO。裏 2をエッナング放去し、ゲート酸化を行って厚さ

を被去し、使来に比較的短時間の触処理によりナイ本のでは、できるのでは、できるのでは、できるのでは、できるのでは、できるのでは、できるのでは、できるのでは、できる。

たか、ポリンリコンのかわりにアルミニウムをスパッタ伝又はCVD伝により本授後エッテパックすることによりアルミニウムゲート電極のMOSトランジスタを形成することができる。以上の様なアルミニウムゲート電極のMOSトランジスタ

的 5 nm のゲート硬化質 6 を形成する。とこで SiO。 質 2 を軟 去したのは、 SiO。 質 2 上に に レ ジストが形成されていたので、 この SiO。 質 2 を その ま セ ゲート 使 化 減 と し て 用 いると レ ジスト に よる 行 染 で ま 子 係性 を 劣 化 さ せ る 為 で も る。 次 に、 飲 去 された ダ ミ ー ゲート 3 の 都分 に ポ リ ン リ コン 7 を C V D 法 に よ り 形 成 された ポ リ ン リ コン 7 は、 カ パ レ ー ジ が 良 く、 飲 去 された ダ ミ ー ゲート の 書 都 を 複 め 込 む こ と が で き る (第 1 図 (c))。

次に、とのポリシリコンでにリンを拡散した後、 リアクティブイオンエッテングを行立うことによ り、放去されたダミーゲートの部分にのみ、ポリ シリコンでが進め込まれることになる。この頃、 ポリシリコンでから図るゲート電極は、ソース/ ドレイン領域4に対して自己整合的に形成される (編1回(5))。

以上に示した様な半等体製量の製造方法によれば、ダミーゲートをマスクにして自己整合的にソース/ドレイン領域を形成し、このダミーゲート

の形成方法によれば上記に示した効果の他に以下 に示す様な効果を得るととができる。

即ち、ソース/ドレイン領域形皮技にグート電 低を形成しているので熱処理が少さくてナみアルミニウムの様な比較的融点の低い材料をグート電 転に用いることができる。

第2回は、本発明の第2の実施例の半導体装置 の製造方法の工程新面図である。

p型シリコン高板 8 上に厚さ約 20 a m の 熱酸化 底 9 を形成する。次に厚さ約 0.3 a m の ポリンリコ ン 1 0 を C V D 法により地機し、リンを拡散させ、 更にこのポリンリコン 1 0 上にシリコンテァ化原 1 1 を C V D 法により地段する。次にフォトリン グラフィ工程により、ゲート電極のレジストパターンを形成し、このレジストパターンをマスタに リアクティブイオンエッテングによりシリコンテァ た飯 1 1 、ポリンリコン1 0 をエッテング除去 する。この原表便したシリコンテァ化師 1 1 、ポリンリコン1 0 がダミーゲート 1 2 となる。ダミ ーゲート 1 2 の材料としては、レジスト、絶象物、 チングステン等の高融点会属、ポリシリコン、ポリシリコンとシリテイド、高融点会属の数層偏等 を用いることができる(第2回(4)。

次にレジストをはく難し、ヒまのイオン住入により、『型のソース/ドレイン領域13を形成する(第2図(b))。

次に絶縁祭列えばSiO2製14を厚さ約0.35 μm 具万性堆積させる。これは、例えばブラメマエレクトロンテイクロトロンレゾナンス佐(ブラメマECB佐)によって実現することが可能である。このブラメマECR佐によれば垂直方向にはSiO2 異14は堆積するが、横方向にはほとんど堆積しまい(第2位(c))。

次に、レジスト 14, を厚さ約 $1 \pm m$ 敷布し、そのまま残象し厚さ約 $0.2 \pm m$ 残す(0, K) たする(第 $2 \otimes (0)$)。

次に、NH。OH 密放によってダミーゲート 1 2 上の SiO。 展 1 4 のみをエッナング独立する。 次 にレジストをはく離すると、 SiO。 属 1 4 の 負を 14: ポンリコンテッ化属 1 1 上に残る。 次にケミ

の飲去された部分にリンをイオン住入することによりLDD構造の『仮城18を形成することができる(第2図似)。

以上に示した様な半導体袋量の製造方法によれば、ゲート質製15の内質にシリコンチャ化属の 質量16を設けることにより、リソダラフィの級 外より更に細いゲート電電17を形成するととが できる。また、熱酸化属9のエッテング時にゲート質製15の質部の3iO。 減14の便遠を紡ぐこ とができる。また、従来の工程で形成されたLDD 構造の「質製に比べて無処理工程が少ないので不 純物液度の割割がしゃすい。

とこてダミーゲートの質器に形成される絶縁展 の形成万法について説明する。

がミーゲートの下部が平坦な場合は通常の酸化 原本療、エッテバック法を用いて是最終をダミー ゲート以下の厚さに形成することは可能であるが、 通常の場合は、ダミーゲートの下部には少なくと もフィールド酸化酸の飲養があるので、このよう にはてきない。 カルドライエッナング伝によりシリコンテッ化製11を検索する。この際、シリコンテッ化製11上のSiU。 製14の残疾も同時に飲くことができる。これがダミーゲート12を放用構造にする思由である(第2図(e))。

次に、ポリシリコン10をエッテンタに19取り飲く。次に、この歓去されたダミーゲート12 匹及びSiOx 裏14上にシリコンテッ化減を形成し、会面リアクティブイオンエッテンタすることに19、ゲート模域15の円偶に倒載16を形成することができる。次に、ティネル部へのイオン生入を行なり(第2回(f))。

次に、ゲート領域15 に露出している熟成化祭9 をエッナンダ飲去する。次に、第10 突結例で示した工程を用いてゲート電報17を形成する。 この後、絶象額を堆積して次の工程に進んでよい (第2回域)。

または、絶縁感を複数して次の工程に進むかわりにゲート値は15の内側に設けられた側壁16をケミカルドライエッテンダ法により放去し、こ

ま3回の断回回に示したように通常のMOSトランジスタでは、シリコン当様19上に取210 たのでフィーのおる情域と、ゲート限化国210 おる情域で数百 am の段登がある。この上をダミーゲートとしてのポリシリコン22が数常のCVD am で地積され、そらに限化国23を通常のCVD 法によって地段、エッテバックナると段差上部(フィールド限化区20上)では彼化数至下が必要になる。ではアート以下の原さになるが、ゲートの原21上)ではダミーゲート以下の原さになるで、変更である。ではアートをよりではようにとい。ではアートをよりにように発展であるとが国ましたが国まりに表すした。

第4回は、不発明の第3の実施例の半導体委債の製造方法の工程断面図である。

*型シリコン高板 2 4 表面に無数化により取化 展 2 5 を形成する。次にフォトリングラフィ工程 により厚さ的 1 mm のゲート電程のレジストバタ ーンも形成する。とのレジストバターンがダミー ゲート 2 6 となる。なか、この貝レジストとして は夜水性のものを用いる(英学図(i))。

次に、シリカを強和させたケイファ化水素酸水 都板にウェーハを受波し、ALVを添加すると、 a型シリコン系板 2 4 上に S i O i 膜 2 8 が形成でされないの際、レジストからなるダミーゲート 2 6 上には、 S i O i 膜 2 8 は形成されない。 透前ボジ型レジストは酸水性を示すが、ファ果を含むブラズマになる 為、 以性を示すが、ファ果を含むブラズマになる 為、 とに 1 り 一層 酸 水性を示すが、 この E i O i 膜 2 8 は、 メミーゲート は い。 また、 この 8 i O i 膜 2 8 は、 メミーゲート 2 6 より 輝く 例えば厚さめ 0.8 m m と する。 この 歐、

國情).

以上に示した様な半導体装置の製造方法によれば、第1の実施例と阿様の効果を養するのみなら ず低抵抗で高熱の処理に耐え得るゲート電極を得 ることができる。

第5回は、本発明の第4の実施例の半導体装置 の製造方法の工程断面図である。

n型シリコン基板24表面に熱酸化により酸化 低25を形成する。次にフォトリングラフィ工程 により厚さ約1 sm のゲート電極のレジストペタ ーンを形成する。このレジストペターンがダミー ゲート26となる。なお、この段レジストとして は
取水性のものを用いる(気量図(i))。

次に、デミーゲート 2 6 をマスクにボロンを加速電圧 2 0 keV、ドーズ量 5×10^{13 cm⁻²} の条件でイオン住入し、ソース/ドレイン領域 2 7 を形成する。 この談、ソース/ドレイン領域 2 7 ながミーゲート 2 6 に対して自己整合的に形成される(減回図(b))。

次に、シリカを怠和させたケイファ化水果酸水

及に、レジストから成るダミーゲート 2 6 を飲生し、チャネル不同物としてボロンを加速電圧 2 0 keV、ドーズ量 2×10¹² の条件でイオン注入する。との際、氏にソース/ドレイン領域 2 7 は形成されているので、チャネルイオン注入後の無処理に従来に比べ短時間で好む。従ってシャーブなチャネルブロファイルを得ることができる。ことまでは、第 1 の実施例と同様の工程である(第

次に、ナタンナイトライド膜29をスペッタ又はCVD法により厚さ約600Å 堆積する。 扱いて、ダミーゲート 26を除去することにより生じた課部30にメングステン膜31をCVD法により扱め込む(餌4囚何)。

次に、ナメンナイトライド裏29及びメンダス ナン裏31をリアクティブイネンエッチングによ りエッナングし課記30以外のメンダスナン展31 及びテメンナイトライド裏29を独立する(集4

次に、レジストから成るダミーゲート 2 6 を飲 去し、チャネル不能物としてポロンを加速電圧 2 0 keV、ドーズ量 2×10¹³ の条件でイオン住入 する。この際、氏にソース/ドレイン領域 2 7 は 形成されているので、チャネルイオン住入 後の形 処理に従来に比べ組時間で済む。従ってシャープ
スティネルブロファイルを得ることができる。こ

とまでは、第1の実施例と同様の工程である(第 中図(d))。

次に、ダミーゲートを飲去することにより生じた成品30にポリンリコン32をCVD法により 地域し、この体部30を組む込む(第5回号)。

次に、リアクティブイオンエッテングによりポリンリコン32を保証30の係さ以下の厚さにたるまで依去する(第5図例)。

次にナタンをスペッタ法により厚さ的50 a m地 扱し、800 でナッ果学園気でアニールするとボリッリコン32上にのみナタンシリナイド層33が形成される。アンモニア処理により未反応のナタンを検去することでポリシリコン32上にのみナタンシリナイド層33を残骸することができる(第5 図例)。

以上に示した様を半導体装置の製造方法によれば、第1の実施例と同様の効果を要するのみならず低抵抗のポリシリコンゲート電極を得ることができる。

第6回は、本発明の第5の実施例の半導体装置

とにより、より一層 数水性を示す機にをる為、SiO。 版 2 8 を形成する工程に先だって『型シリコン 高板 2 4 にブラズマ処理を施してかいてもよい。また、このSiO。 版 2 8 は、ダミーゲート2 6 より高く例えば厚さ約 0.8 m m とする。この版、SiO。 版 2 8 は、ダミーゲート2 6 に対して自己整合的に形成される(無価の(c))。

次に、レジストから成るがミーゲート 2 6 を飲去し、チャネル不純物としてボロンを加速電圧 2 0 keV、ドーズ量 2×10¹³ の条件でイオン住入 する。との際、氏にソース/ドレイン領域 2 7 は 形成されているので、チャネルイオン注入 徒の 熱処理に従来に比べ短時間で好む。従ってシャープなチャネルブロファイルを得るととができる。とこまでは、第 1 の実施例と同様の工程である(第 中図(d))。

次に、パラジウム34をスパッタ法にて厚さ的30cm堆積する。次にレジスト35を並布し、そのまま現像を行なってダミーゲートを検会することにより生じた雰囲30のみに現像する様にする

の製造方法の工程新面図である。

n型グリコン蓄板24表面に熱酸化により硬化 底23を形成する。次にフェトリングラフィ 工程 により厚さ約1 mm のグート電板のレジストバタ ーンを形成する。このレジストバターンがダミー グート26とでる。なか、この駅レジストとして は酸水性のものを用いる(葉は図(a))。

次に、ダミーゲート 26 をマスクにボロンを加速電圧 20 keV、 ドーズ量 5×10^{15} cm⁻² の条件でイオン住入し、ソース/ドレイン領域 27 を形成する。この級ソース/ドレイン領域 27 はダミーゲート 26 に対して自己整合的に形成される(第 $\frac{1}{19}$ 図(b))。

次に、シリカを包和させたケイファ化水素図水 溶液にウェーハを浸漬し、ALを添加すると、ロ型 シリコン蓄減24上にSiO。以28が形成される。 この級、レジストから成るダミーゲート26 は破 水性である為、ダミーゲート26上には、SiO。 以28は形成されない。通常ボジ型レジストは破 水性を示すが、ファ果を含むプラズマにさらす。

(# 6 E (4)).

次に硝酸とファ酸の混合放化より、レジスト35で複われた部分以外のペラジウム34をエァテング軟会する。次化、酸素アァシャでレジスト36七はく離する(無6回答)。

次に確認領器故にウェハーを表皮することでパラジウム 3 4 の 部分にの 予選択的に領 3 5 を単数する (第 6 図 図)。

以上に示した様な半等体製量の製造方法によれば、 第1の実施例と同様の効果を発するのみならず、 低低抗のゲート電磁を得ることができる。

第7回は本発明の第6の契約例の半導体委員の 製造方法の工規制部回である。

P型 ジリコン 蓄板 3 6 上 に 島 駅 化 展 3 7 を 厚 さ 約 2 0 a m 形 成 す る。 次 に、 シリコンテッ 化 展 3 8 を C V D 佐 に より厚 さ 約 0.3 a m 準 復 す る。 次 に ポリンリコン 属 3 9 を C V D 佐 に より厚 さ 約 0.1 a m 準 復 す る。 次 に フ ェ ト リングラフィ 工 祖 及 び エ ァテング 工 程 に より ポリンリコン 属 3 9 と シリコンテッ 化 属 3 8 と の 復 居 属 か ら 成 る ぎ ミ ーケート

4 0 を形成する(無 7 図(4))。

次に、ポリシリコンをCVD 位により厚さ的 Q.1 m m m 表に、全面リアタティブイオンエッテングを行なうことにより、ポリシリコン原 3 9 がシリコンティ化級 3 8 をくるんだ形状のダミーゲート 4 0 が形成される。次にに乗をイオン伝入し、ソース/ドレイン領域 4 1 を形成する(旗 7 図 lb))。

次化、第1の実施例で示したプラズマECR法を用いて、熱象化級37上のSiО。級42を選択的に反表させる。次に800で、私中でアュール処理を行なり(第7回(c))。

次に、シリコンチャ化展38の周囲に形成されたポリンリコン展39をケミカルドライエッテングを用いて徐去し、このシリコンテァ化展38とSiO。展42の隙間にリンをイオン注入して「不純物度43を形成する(第7回(4)。

次に、シリコンチャ化属38を選択的にエッチングは去し、第10実施例に示した工程によりゲート電低44を形成する(第7回(e))。

示于工程新田図、第6回は、本発明の第5の実施 例の半導体疾費の製造方法を示す工程新田図、第 7回は、本発明の第6の実施例の半導体装量の製造方法を示す工程新田図、第8回。第9回。第 10回は、従来例の半導体装置の製造方法の工程 新田図である。

図にかいて、

1 … n 型シリコン芸材、 2 …酸化度、 3 … f t ーゲート、 4 …ソース/ドレイン気域、 5 …8iO₂ 度、 6 … ゲート酸化度、 7 … ポリシリコン。

代理人 弁理士 剪 近 簟 佑


以上に示した単導体設置の製造方法によれば、 従来のLDD構造の形成方法に比べ、ゲート電極 と「不純物層のオーバラップ部が大きくとれて NOSトランジスタの信頼性が向上する。 【発明の効果】


以上述べた様に本発明によればソース/ドレイン情報とゲート電極が自己整合的に形成されているので両者のあわせずれが生じず、養細化された ま子を形成するととができる。


また、ゲート電極と異菌の絶殺痕の高さをそう えることが可能であるので果子の平坦化をはかる ことができる。

4 国面の簡単な説明


第1回社、本発明の第1の実施例の半導体基金の製造方法を示す工程新面図、第2回社、本発明の第2の実施例の半導体要量の製造方法を示す工程新面図、第3回社、位来例の半導体要量を示す 新面図、第4回社、本発明の第3の実施例の半導体要量の製造方法を示す工程新面図、第5回社、本発明の第3の実施例の半導体要量の製造方法を










第 1 図









(d)

(e) 第 7 図

